ブログパーツマイリスト

無料ブログはココログ

« CPU ロードマップ OpenCLの苦手なこと | トップページ | CPU ロードマップ Bobcatはプロセスの限界を示す »

2010年8月17日 (火)

CPU ロードマップ Fermiの急所はクロスバースイッチ

OpenCLのデータ構造メモリ階層苦手なことを鑑みつつ、Fermi(GF100)のアーキテクチャを考える。
複数のコア、共有キャッシュ、メモリコントローラをクロスバースイッチで結合する構造は、Phenomのような、イマドキのCPUと似ている。
だから、マルチコアのCPUとFermiの問題点は一緒。

特徴
以下のように、global memoryにアクセスする、レイテンシを減らす構造になっている。
  • コアごとのL1キャッシュ、コア共有のL2キャッシュを持つ
  • メモリコントローラを6個持つ(これは凄く多い)
強み
以下のような、条件分岐と繰り返しという構造化プログラム、CPUっぽい処理に効果がある。
  • データや命令がL1キャッシュ、L2キャッシュに収まるなら、高速化。
  • 命令キャッシュにVLIWを保存しての繰り返し、Work-itemのデータの条件分岐や繰り返し等によるスタックに効果がある。

  • データがVRAMに収まるなら、メモリコントローラが複数あり、レイテンシが隠蔽されるため、高速化。
  • 条件分岐や繰り返しにより、VRAMにデータをスタックする処理に伴うVRAMへのロード・ストアに効果がある。

弱点
16個のコアと6個のメモリコントローラを、クロスバースイッチで結合すること。
16×6×2=192という巨大なクロスバースイッチになり、ダイサイズ、消費電力、発熱が、凄いことになる。
※全てのコア(512SP)を使ったFermiは、高負荷時の消費電力が激増している。

※ATIは、この問題を認識しており、Radeon HD2900で、リングバスを採用した。
ただし、流れるデータがテクスチャばかりで、テクスチャ専用のラインを作ったらリングバスがスカスカになったので、取りやめ。
考察
もし、Fermiが、Radeon HD2900のようなリングバスを採用すれば、もっと小さく低発熱になったはず。
次は、リングバスを採用する、というより、コアとメモリアクセスは同じように増やさないとボトルネックになるので、リングバスを使うしかない。
AMDもリングバスを復活させるだろう。

« CPU ロードマップ OpenCLの苦手なこと | トップページ | CPU ロードマップ Bobcatはプロセスの限界を示す »

パソコン・インターネット」カテゴリの記事

コメント

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.cocolog-nifty.com/t/trackback/217868/49166699

この記事へのトラックバック一覧です: CPU ロードマップ Fermiの急所はクロスバースイッチ:

« CPU ロードマップ OpenCLの苦手なこと | トップページ | CPU ロードマップ Bobcatはプロセスの限界を示す »